EV用SiCインバータ 損失計算と効率改善

EV用SiCインバータの損失をどう削るか——計算の組み立てと効率改善の現実

EV向けインバータの変換効率が1%上がると、航続距離に換算して数kmの差が生まれる。カタログ値ではなく実走行での効率改善を求めて、設計の入り口に立ったとき、最初に直面するのが「どの損失をどう計算するか」という問いだ。損失の内訳を正しく分解できなければ、SiCを採用したのに期待ほど効率が上がらない、あるいはコストをかけた改善が的外れに終わる、という事態が起きやすい。

SiC MOSFETは確かに優れた材料特性を持つが、それをインバータシステムの効率改善に結びつけるには、損失の発生メカニズムを理解したうえでデバイスを選ぶ必要がある。ここでは損失計算の組み立て方から、SiC固有の注意点、そして設計・調達の両面で判断材料になる要素を順に整理する。

インバータ損失の内訳——「スイッチング」と「導通」のどちらが支配的か

EV用インバータの損失は大きく2種類に分けられる。スイッチング損失（Esw）は、素子がオン・オフを切り替える瞬間に発生するエネルギーの散逸で、スイッチング周波数に比例して増加する。導通損失（Pcond）は、素子がオン状態にあるときにオン抵抗（RDS(on)）と電流の二乗の積で発生する定常損失だ。この2種類に加え、ゲート駆動損失やボディダイオードの逆回復損失なども存在するが、主要な2成分の比率がまず設計の方向性を決める。

Si-IGBTからSiC MOSFETに置き換えた際に最も顕著に改善されるのはスイッチング損失だ。SiCはシリコンに比べて絶縁破壊電界が約10倍高く、同じ耐圧であればドリフト層を薄く設計できる。これによりキャリアの蓄積が抑えられ、スイッチング速度が大幅に速くなる。EVのメインインバータが採用するPWM制御では、スイッチング周波数の上限が損失と直結するため、この特性は直接的な効率改善に寄与する。

ただし、スイッチング周波数を上げると今度はEMI（電磁ノイズ）対策のコストが増す。設計上の落としどころは用途によって異なり、乗用車向けでは10〜20kHz帯が多く採用されているが、この帯域でもSiCの優位性は発揮されやすい。

数字で見る損失の分解——何が効いているか

損失計算を行うには、デバイスのデータシートから取得できるパラメータを使う。導通損失の計算式は比較的シンプルで、Pcond = I²×RDS(on)×Dcycle（デューティ比）で近似できる。一方、スイッチング損失はEon（ターンオン損失エネルギー）とEoff（ターンオフ損失エネルギー）の合計に周波数を乗じた形で計算する。

典型的なEV用インバータ（800V/300A系）においてSiC MOSFETを用いた場合、スイッチング損失と導通損失の比率はスイッチング周波数に強く依存する。10kHzではおおむね導通損失が優位になりやすく、20kHz以上ではスイッチング損失の比重が増す傾向がある。

このグラフは概念的な比率を示すものだが、周波数が2倍になるとスイッチング損失が急増し、導通損失の比重が逆転することが分かる。RDS(on)を下げることで導通損失を改善しても、周波数を上げればスイッチング損失がそれを上回る、という状況は現場でも報告されやすい。どちらを優先して改善するかは、動作点と周波数条件を先に固めることで整理できる。

SiC固有のトレードオフ——短絡耐量とオン抵抗は両立できるか

SiCインバータの損失計算を進めると、避けられない問いが浮かぶ。「オン抵抗をもっと下げられないか」という要求だ。しかし、ここにSiC MOSFETが抱える構造的なトレードオフが存在する。

短絡耐量（SCWT：Short Circuit Withstand Time）とは、負荷短絡が発生したときにデバイスが破壊されるまでの時間のことで、保護回路が動作するための猶予時間となる。オン抵抗を下げるためにチャネル密度を高めると、短絡時の電力集中が増し、この猶予時間が短くなる方向に働く。

では、このトレードオフはどこまで解消できるのか。メーカー各社のアプローチに差が出始めているのがここ数年の変化だ。三菱電機はトレンチ型SiC-MOSFETにp型保護層を導入することで短絡耐量を大幅に向上させたと報告している。ロームの第4世代SiC MOSFETも、独自のデバイス構造により低RonAと高短絡耐量の両立を図っているとされる。Microchip社の700V/1200V耐圧品では、特定条件下での短絡耐量がデータシートに typ. 3μs と記載されており、保護回路のタイミング設計の基準値として参照できる。

保護回路が損失計算に与える影響——DESATを正しく設計するには

損失計算の議論でしばしば見落とされるのが、保護回路の設計がデバイスの動作点に与える影響だ。SiC MOSFETの短絡保護には、DESAT（デサチュレーション）機能が広く用いられる。これはオン状態のVDS（ドレイン-ソース間電圧）を監視し、過電流が発生するとゲートドライバがトランジスタをオフに切る仕組みだ。

DESATの設計で注意が必要なのは、検出閾値（VDESAT）とブランキング時間の設定だ。感度を高すぎると正常なスイッチング過渡で誤検出が起きる。逆に緩くすると、SiCのような熱時定数の短いデバイスでは保護が間に合わない可能性がある。SiCはダイが小さく電流密度が高いため、Si-IGBTに比べて温度上昇速度が速く、同じ保護タイミングでは対応できないケースがある。

短絡保護回路の設計パラメータは、損失計算のレイヤーには直接登場しないが、保護回路がどのタイミングで介入するかによって実効的な動作条件が変わる。設計と評価のプロセスで両者を切り離して考えると、実機では予期しない動作に遭遇しやすい。

温度依存性という変数——実走行条件でRonは何倍になるか

損失計算でよくある誤りが、データシートの室温（25℃）値をそのまま使うことだ。SiC MOSFETのRDS(on)は温度上昇とともに増加する正の温度係数を持つ。具体的な増加率はメーカーやデバイス構造によって異なるが、125℃では25℃の値の1.5〜2倍程度になるケースが多い。実走行のジャンクション温度は125〜150℃以上に達することも珍しくなく、この補正を省くと導通損失の計算値が実態の半分以下になってしまう。

一方で、高温になるとRDS(on)が増えることにより飽和電流が制限され、短絡耐量は向上する傾向がある。保護の観点では有利に働く側面もあるが、それが導通損失の増大とセットであることは押さえておく必要がある。

損失計算のシミュレーションでは、ジャンクション温度を固定値ではなく動作点に応じた推移で扱うと、計算結果と実測の乖離が小さくなる。サーマルインピーダンス（Zth）のデータをゲートドライブ波形と組み合わせてシミュレートするツールを持つメーカーもあり、選定の際にそうしたサポートリソースの有無も確認の手がかりになる。

損失計算の先にあるもの——調達・コストとの整合

SiC MOSFETの採用を技術的に決定した後、もう一つの判断軸が現れる。サプライヤーの供給体制だ。損失計算で最適なデバイスを絞り込んでも、量産タイミングで必要な数量と耐圧グレードが確保できるかは別問題だ。

現在、市場で主要なSiC MOSFETメーカーとしてInfineon（CoolSiC）、onsemi（EliteSiC）、ローム、三菱電機、STマイクロなどが挙げられる。onsemiは650Vから1700VまでのSiC MOSFET、ダイオード、モジュールを含むポートフォリオを整えており、EV向けのフルレンジ対応という観点では選択肢の一つになる。各社の短絡耐量の仕様値や測定条件の記載方法はバラバラであるため、データシートの比較時に条件を揃えて読む手間は避けられない。

損失計算の精度を上げることは、設計の信頼性を高めるだけでなく、「このデバイスで十分か、上位グレードが必要か」という調達の絞り込みにも直結する。計算の入力値を確認する作業と、サプライヤーへの仕様確認は並行して進めると判断が速くなりやすい。

このグラフはファクトカードから確認された数値のみを示している。EV用途では800Vバッテリーシステムへの対応が広がっており、1200V耐圧グレードの需要が高まっている。採用耐圧と動作条件の整合は、損失計算と同時に仕様確定の早期段階で確認しておくと、後の設計変更を減らせる。

損失計算は出発点であって終点ではない。デバイスの特性を数値で把握したうえで、短絡保護の設計、温度管理、供給体制の確認を統合的に進める——その流れを意識することが、SiCインバータの効率改善を実設計に落とし込む上での実質的な手順になる。