CoolSiCが動いた——Infineonがラインアップを更新した意味
SiC MOSFET市場のリーダーであるInfineonが、CoolSiCファミリーのラインアップ更新を進めている。単なる製品追加ではなく、耐圧帯の拡充とゲート構造の改良を組み合わせた動きとして捉えると、この更新が業界全体に対して何を問いかけているかが見えてくる。
SiC市場は今、各メーカーが「性能と信頼性のどちらを先に出すか」という選択を迫られている局面にある。Infineonの動きはその文脈で読む必要がある。
「短絡耐量3μs」という壁と、各社が向き合う現実
SiC MOSFETを採用したシステムで最初に設計者がぶつかる壁のひとつが、短絡耐量（SCWT：Short-Circuit Withstand Time）だ。負荷短絡が発生した瞬間、デバイスが破壊される前に保護回路が動作を完了しなければならない——その猶予時間を示す指標である。
MicrochipのSiC MOSFET（700V/1200V耐圧）では、特定条件下でのSCWTがtyp. 3μsとデータシートに記載されている。この数値はSi-IGBTの10μs超と比べると格段に短く、保護回路側の応答速度に対してより厳しい要求を課す。Infineonのラインアップ更新を評価するうえで、同社がこの領域でどこに照準を合わせているかは、技術的にも事業的にも重要な判断軸となる。
さらに問題を複雑にするのが、短絡耐量とオン抵抗（Ron）のトレードオフだ。
Ronを下げればスイッチング損失と導通損失が減るが、その代償として短絡耐量が低下しやすい。高効率と高信頼性を同時に求めるEV・産業インバータ向けでは、このトレードオフをどう解くかがデバイス設計の本丸になっている。
競合各社はどこで差をつけようとしているか
この課題に対して、各社のアプローチは興味深い分岐を見せている。三菱電機はトレンチ型SiC-MOSFETにp型保護層を導入することで短絡耐量の大幅な向上を実現した。ロームは第4世代SiC MOSFETで独自のデバイス構造により低RonAと高短絡耐量の両立を図っている。onsemiはEliteSiCとして650Vから1700VまでのSiC MOSFET・ダイオード・モジュールを揃えたフルポートフォリオを武器にしている。
三菱電機
トレンチ型構造にp型保護層を導入し、短絡耐量を構造面から向上させる設計思想。産業機器向けの信頼性訴求が主軸。
ローム
第4世代で独自構造を採用し、低RonAと高短絡耐量の両立を追求。サプライチェーン垂直統合（ウェハ〜デバイス）も差別化要素。
onsemi EliteSiC
650V〜1700Vをカバーするフルポートフォリオ。低電力損失による高効率を訴求し、EV向けシステム信頼性を強調。
Infineon CoolSiC
トレンチゲート構造を採用し、プレーナー型に比べて低Ronと高信頼性を両立する方向性。ラインアップ更新でカバレッジをさらに拡張。
このグリッドが示すのは、各社が「同じ問題を違う切り口で解こうとしている」という構図だ。製品選定においては、仕様書の数値だけでなく、どの構造的アプローチで達成された数値なのかを確認することが、信頼性評価の精度を上げる手がかりになる。
Infineonのトレンチゲート構造は、プレーナー型と比較してゲート酸化膜への電界集中を緩和できるとされる。ラインアップ更新がこの構造的優位をより広い耐圧帯・電流帯に展開するものであれば、競合に対して「信頼性で選ばれる理由」を厚くする狙いと読める。
SiCが「難しいデバイス」である理由——ダイサイズと保護回路の連鎖
CoolSiCの更新内容を正確に評価するには、SiC固有の物理的制約を押さえておく必要がある。
SiCデバイスはSiに比べてダイが小さく、電流密度が高い。同じ電流を流したとき、単位面積あたりの発熱量がSiよりも大きくなる。これは「短絡発生時に温度が上がるスピードが速い」ことを意味し、結果として保護回路に求められる応答時間がSiより短くなる。
この特性は、保護回路の設計にも直接跳ね返る。SiC向けの短絡保護として広く使われるのがDESAT（デサチュレーション検出）機能だ。オン状態のドレイン-ソース間電圧（VDS）を監視し、過電流が流れてデバイスが飽和領域を外れたとき——すなわちVDSが急上昇したとき——にゲートをオフさせる仕組みである。保護回路の設計ではDESATトリガー閾値（VDESAT）、DESAT電流（IDESAT）、短絡ブランキング時間（誤検出を防ぐためのマスク時間）が主要パラメータとなる。
ここで見落とされやすいのが、短絡耐量の「温度依存性」だ。高温ではRDSonが増加して飽和電流が制限されるため、短絡耐性が相対的に向上する傾向がある。つまり、カタログ値の「typ. 3μs」は特定の温度・電圧条件下での値であり、実際の動作環境に合わせた条件確認が判断材料として機能する。
※このチャートは定性的な方向性を示すものではなく、ファクトカード記載の依存関係を整理したものです。数値そのものではなく「どの条件が耐量を増減させるか」の参照に使ってください。
実際の設計では、この条件依存性を踏まえてDESATの各パラメータを最悪条件でチューニングすることになる。CoolSiCのラインアップ更新が対応ゲートドライバICの拡充を伴っているかどうかは、システム全体の保護設計を組む上で確認が必要な点となる。
技術と調達、両面から見たCoolSiC更新の判断軸
では、このラインアップ更新を受けて何を見ておくとよいか。技術面と調達面を切り分けて整理する。
技術面では、更新後の製品がどの耐圧帯・電流帯をカバーするかに加え、短絡耐量とRonのバランスがどの点に設定されているかが評価の起点になる。トレンチゲート構造の採用世代や、ゲート酸化膜信頼性に関するデータシート上の保証条件（Vgs最大値、ゲートバイアス推奨値など）も確認材料となる。短絡耐量の条件依存性についてはドレイン電圧・ゲート電圧・温度の各条件が明記されているかどうかが、後工程の保護回路設計の余裕度を左右する。
調達面では、onsemiが650Vから1700VまでのフルラインをEliteSiCとして整備していることとの比較が判断軸になる。Infineonも複数の耐圧帯をカバーするが、プラットフォームとしての統一性——パッケージ互換性、ゲート駆動要件の共通化、信頼性データの一貫した提供——が複数モデルを横断して使う際の調達コストと評価工数に影響する。
短絡耐量の条件明記
データシートにドレイン電圧・ゲート電圧・温度の各条件が明示されているか。条件が不明確だと保護回路設計の余裕が取れない。
Ron×短絡耐量のトレードオフ位置
競合製品と同じ耐圧・電流クラスで比較したとき、どの点にあるか。「低Ron」の謳い文句だけでは判断できない。
ゲートドライバとの整合性
DESATパラメータ（VDESAT、IDESAT、ブランキング時間）に対応した推奨ゲートドライバが明示されているか。SiC専用設計かどうかも確認点。
ポートフォリオの耐圧カバレッジ
650V〜1700Vをどこまでカバーするか。車載・産業・再エネなど複数アプリ向けに調達を統一できるかは、長期サプライヤー選定の重要な変数になる。
このグリッドは絶対的な優劣を示すものではなく、自社のアプリケーション要件に照らして「何をどの順番で確認するか」の手順として使うと整理しやすい。
次の問いは「保護回路の設計余裕をどこまで取れるか」
SiCデバイスの性能が向上するにつれ、デバイス単体のスペック競争よりも「保護回路も含めたシステムとして成り立つか」という視点が重みを増している。InfineonがゲートドライバとセットでCoolSiCを訴求する方向を強めているとすれば、それはこの流れを踏まえた判断と読める。
短絡耐量が3μsという水準で保護回路を組むとき、DESAT検出からゲートオフまでの遅延をどのバジェットに収めるか——この問いはデバイスメーカーの仕様書だけでは解けない。使用するゲートドライバIC、PCBレイアウト、フォトカプラや絶縁アンプの応答時間が連鎖する設計問題である。CoolSiCの更新が、この連鎖をシステムレベルで整備する方向を向いているかどうかが、次に確認したいポイントになる。