パワー半導体市場 再編マップ 2026年版

パワー半導体市場、再編の震源地はどこか

2025年、SiCパワー半導体の世界市場は約30億ドル規模とされ、2030年までに100億ドルを超えるという予測が複数のリサーチ機関から出ている。だが今、業界関係者の話題の中心にあるのは「成長」よりも「再配置」だ。誰が市場を取るか、よりも、誰が生き残るかという問いに変わりつつある。

EV向け需要の想定ほどの立ち上がらなさ、過剰在庫、価格圧力——2024年から2025年にかけての市場調整は、単なる需給サイクルではなく、プレイヤーの体力差と技術格差を一気に可視化した。その意味で「2026年版」の再編マップは、成長期のそれとは読み方が根本的に異なる。

「再編」の意味を分解する——3つの層で起きていること

パワー半導体市場の再編を一言で語ると情報が粗くなる。実際には、材料・デバイス・サプライチェーンという3つの層でそれぞれ別の動きが起きており、層をまたいで影響し合っている。

材料層では、SiCとGaNという二つのワイドバンドギャップ（WBG）半導体が主役争いを続けている。WBGとは、シリコン（Si）に比べてバンドギャップエネルギーが大きく、高電圧・高温・高周波環境に適した材料特性を持つ半導体の総称だ。SiCは主に1200V級インバータ向け、GaNは650V以下の高周波スイッチング向けという棲み分けがあるが、境界は流動的になっている。

デバイス層では、同じSiC MOSFETでも世代間の性能差が急速に広がっており、「SiCを使っている」という事実だけでは競合との差別化が成立しなくなっている。特に注目されるのが、短絡耐量（SCWT: Short Circuit Withstand Time）とオン抵抗（Ron）のトレードオフだ。この二つを両立できるかどうかが、デバイス選定でも競合比較でも決定的な評価軸になっている。

サプライチェーン層では、8インチSiCウェハへの移行競争と、調達リスクの偏在が同時進行している。三菱電機がCoherentと8インチSiC基板の共同開発パートナーシップを強化した事例が示すように、デバイスメーカーがウェハの上流まで関与する動きが加速している。

この3層を別々の問題として扱うのではなく、「どの層で何が変化しているか」を把握することが、再編マップを読む出発点になる。

SiC MOSFETの世代競争——短絡耐量という「隠れた指標」

SiC MOSFETの性能比較でまず語られるのはオン抵抗と耐圧だが、フィールドで問題を引き起こしてきたのは別の指標だ。短絡耐量（SCWT）——モーターのロック時やアーム短絡といった異常時に、デバイスが破壊されるまでの時間を示すパラメータであり、保護回路が動作するまでの猶予時間として機能する。

SCWTの値が判断材料になる理由は、保護回路の設計と直接結びついているからだ。過電流を検知してゲートをオフするまでの時間がデバイスの限界を超えれば、保護は間に合わない。Microchip社の700V/1200V耐圧SiC MOSFETでは、特定の条件下でのSCWT標準値がデータシートにtyp. 3μsと明記されている。この数字は保護回路設計の基準値として、ゲートドライバの選定と切り離せない。

SCWTは固定値ではなく、条件によって変動する。ドレイン印加電圧が高いほど、ゲート印加電圧が高いほど、ジャンクション温度が低いほど、耐量は下がる傾向がある。逆に言えば、これらの条件を緩和できる設計であれば耐量は改善する方向に動く。高温環境では、RDSonが増加して飽和電流が制限されるため、短絡耐性が向上するという特性も確認されている。

ここで競合各社の設計アプローチの差が出てくる。三菱電機はトレンチ型SiC-MOSFETにp型保護層を導入することで短絡耐量を大幅に向上させた。ロームの第4世代SiC MOSFETは、独自のデバイス構造により低オン抵抗と高短絡耐量の両立を実現している。「どちらが良いか」という単純な話ではなく、設計アプローチの違いが特定のアプリケーションでの挙動差につながる、という見方が正確だ。

SiCのダイはSiに比べて小さく電流密度が高い。その分、異常時の温度上昇速度がSiより速く、保護回路の応答時間への要求が厳しくなる。この特性は、ゲートドライバ側の設計制約にもなっている。

保護回路の設計変数——DESAT機能はどこで差がつくか

デバイス単体の短絡耐量と同じくらい重要なのが、保護回路の設計精度だ。SiCの短絡保護で広く使われるのがDESAT（デサチュレーション）検出機能——オン状態のドレイン-ソース間電圧（VDS）を監視し、過電流によるVDSの上昇を検出してゲートをオフさせる仕組みだ。

DESAT機能の実装には、いくつかの設計変数がある。トリガー閾値電圧（VDESAT）、DESAT検出電流（IDESAT）、短絡ブランキング時間——ターンオン直後の過渡的なVDS上昇を誤検知しないための無視時間——の三つが代表的なパラメータだ。これらの設定が適切でなければ、誤遮断が多発するか、あるいは保護が間に合わないかのどちらかに振れる。

設計変数が多いほど、デバイスとゲートドライバの組み合わせが重要になる。データシート上のSCWT値がtyp. 3μsであっても、保護回路の応答時間がそれを超えれば意味がない。逆に、SCWTが短いデバイスでも保護回路の精度を高めれば現場での信頼性は維持できる可能性がある。この「デバイスと回路の組み合わせで実効的な保護性能が決まる」という構造は、デバイス単体スペックの比較だけでは評価しきれない部分だ。

競合マップの読み方——誰がどこで戦っているか

2026年時点のSiCパワー半導体競合構図を「価格と性能の二軸」だけで語るのは情報量が少ない。実態としては、耐圧帯・アプリケーション・供給体制という3軸で各社のポジションが異なっている。

onsemiは650Vから1700VまでのSiC MOSFET、SiCダイオード、SiCモジュールを含む完全なSiCポートフォリオを持ち、EliteSiCブランドで低電力損失による高効率とシステム信頼性の向上を訴求している。ロームは第4世代デバイスで低RonAと高短絡耐量の両立を前面に出し、三菱電機はトレンチ型へのp型保護層導入という構造改善で差別化を図っている。Infineon CoolSiCとの比較は耐圧・用途・設計思想の三つで整理すると判断材料が揃いやすい。

このグラフが示すのは耐圧の上限値であり、実際の競合関係は同じ耐圧帯の中での性能・コスト・供給安定性で決まる。1200V帯は複数メーカーが最も競合する領域であり、SCWTやRonといった細部スペックの比較が選定の差になる。

シリコン技術との競合も引き続き存在する。東芝デバイス＆ストレージが発表したトリプルゲートIGBTは損失を最大40.5%削減しており、SiCへの置き換えが自明でないコスト帯では依然として有力な選択肢だ。再編マップはSiCの内部競争だけでなく、Si対SiCという軸でも見ておく必要がある。

供給リスクと技術トレードオフ——設計と調達が交差する判断軸

SiCデバイスの選定は、技術スペックと調達リスクが不可分に絡む判断だ。特定メーカーへの依存度、8インチウェハ移行の進捗、ウェハ調達の上流関与——これらは設計側の「性能評価」とは別の軸で存在しているが、実際の選定では両方が同時に問われる。

短絡耐量とオン抵抗のトレードオフは、デバイス内部構造の問題であると同時に、どの用途・設計マージンで使うかという「使い方の問題」でもある。構造改良で両立を図る技術が各社で開発されているが、データシート上の数値だけで判断できるものではなく、実使用条件との照合が不可欠だ。

調達側からは「なぜこのメーカーでなければならないか」という問いが設計側に向けられる局面が増えている。その問いに答えるには、「SCWTとゲートドライバの整合」「世代によるRonAの差」「供給体制のリスク分散」という具体的な根拠が必要だ。技術的な選定理由と調達上のリスク評価を同じ文脈で語れると、社内の意思決定が速くなる。

2026年以降、何を追うべきか

再編マップの読み方を整理すると、2026年以降に追うべき変数はいくつかに絞られる。

8インチSiCウェハへの移行が本格化するか、それとも6インチが長く続くかは、デバイスコストの推移に直結する。三菱電機とCoherentの共同開発が示すように、デバイスメーカーがウェハ上流に関与する動きはコスト構造を変える可能性がある。GaNの耐圧が650Vを超えて1200V帯に迫るかどうかも、SiCの競合構図を変えうる変数だ。ルネサスがTransphormを買収したことで、GaNをパワー半導体ポートフォリオに組み込む動きは加速している。

デバイス技術の文脈では、短絡耐量とオン抵抗のトレードオフを構造的に解消する次世代設計がどこまで進んだかが、世代交代の速さを測る指標になる。ローム・三菱電機・Infineonといった各社のロードマップ更新は、技術企画・研究開発の視点では重要な追跡対象だ。

価格・供給の文脈では、2024年から2025年にかけての在庫調整が一巡した後の需要回復タイミングと、各社の製造能力増強ペースのズレが、次の供給不足あるいは過剰のどちらに振れるかを決める。この見立ては調達側の中期戦略にも影響する。

再編マップは「誰が今強いか」ではなく、「どの変数が動いたときに何が変わるか」を読む地図として使う——そういう視点で継続的に更新していくことが、投資判断にも設計判断にも効いてくる。