ロームの第5世代SiC MOSFET、採用評価で最初に確認すべきことは何か
SiC MOSFETの世代交代が進む中で、「第5世代を評価してみたいが、何から手をつければいいか」という声は少なくない。ロームが公表している第4世代の特徴である低オン抵抗（RonA）と高短絡耐量の両立を踏まえると、第5世代の評価ではデバイス単体のスペックだけでなく、保護回路との整合性と熱設計の余裕度を同時に確認することが出発点になる。
SiC MOSFETは、Siデバイスに比べてダイが小さく電流密度が高い。それだけ温度上昇が速く、短絡発生から破壊までの時間が短い。この特性が、保護回路の設計要件をSiのそれとは本質的に異なるものにしている。世代が進むほどオン抵抗は下がるが、その分だけ保護系の設計も再検討が必要になる——これが、採用評価を「データシートの数字確認」で終わらせてはいけない理由だ。
短絡耐量という指標をどう読むか
短絡耐量（SCWT：Short-Circuit Withstand Time、Tscとも表記）は、負荷短絡が発生したときにデバイスが破壊されるまでの時間を示す。言い換えれば、保護回路が検出して遮断するまでに許される猶予時間そのものだ。
この数値が実際に意味を持つのは、単体で「何μs」と読むときではなく、保護ICがどれだけの速さで反応できるかと照合したときだ。例えばMicrochip社の700V/1200V耐圧SiC MOSFETのデータシートには、特定条件下でtypical 3μsという値が記載されている。3μsという数字は決して長くはない。産業機器向けのゲートドライバでブランキング時間と検出遅延を合計すると、余裕はさらに縮まる。
さらに見落としやすいのが、この耐量が「どの条件で測られたか」という点だ。ドレイン印加電圧・ゲート電圧・ジャンクション温度の三つの条件が変われば耐量も変わる。条件が緩和されれば耐量は大きくなる傾向があり、逆に実使用条件が厳しければデータシートの数字より短い時間で限界に達する可能性がある。
評価段階では、自システムの最大バス电压・ゲート電圧・動作温度を条件として短絡耐量を確認することが、設計上も信頼性評価上も判断の基準線になる。
オン抵抗と短絡耐量のトレードオフ、世代間でどう変わったか
SiC MOSFETの設計において、低オン抵抗と高短絡耐量はそもそも相反する方向にある。オン抵抗を下げるにはチャネル密度を上げる必要があり、それが短絡時の過大電流につながりやすい。この構造的なトレードオフが、世代ごとの技術的な差異を生む核心だ。
ロームの第4世代SiC MOSFETは、独自のデバイス構造によって低RonAと高短絡耐量の両立を図っていることが公表されている。第5世代については現時点でファクトカードに詳細が示されていないが、この方向性が継続・強化されていると考えられる。一方で、三菱電機はトレンチ型SiC-MOSFETにp型保護層を導入することで短絡耐量を大幅に向上させたアプローチを取っており、メーカーごとに構造的な解決策が異なることが見えてくる。
ローム（第4世代〜）
独自デバイス構造により低RonAと高短絡耐量を両立。世代ごとにオン抵抗を改善しながら耐量を維持する方向性。
三菱電機（トレンチ型）
p型保護層の導入により短絡耐量を大幅改善。トレンチ構造特有の電界集中を緩和する構造設計が特徴。
Microchip（700V/1200V品）
特定条件下でtypical 3μsの短絡耐量をデータシートに明示。条件依存性を含めた公開情報が評価の手がかりになる。
共通の設計課題
SiCはSiより電流密度が高く温度上昇が速い。どのメーカーの製品を選ぶ場合でも、保護回路側の応答速度との整合が必須になる。
技術的な構造の違いは、採用評価における比較軸にもなる。特定の構造が自システムの動作条件（スイッチング周波数、冷却方式、短絡発生頻度の想定など）にどう合うかは、データシートの数値だけでなく、アプリケーションノートや評価ボードでの実測で確かめることが判断材料になる。
保護回路設計との整合：DESATパラメータをどこまで詰めるか
短絡保護の実装で中心的な役割を担うのが、DESAT（デサチュレーション）機能だ。オン状態のドレイン-ソース間電圧（VDS）を監視し、過電流によってVDSが上昇した時点でゲートドライバがパワートランジスタをオフさせる仕組みを指す。SiC MOSFETの短絡保護において最も一般的に用いられる手法の一つだ。
DESAT機能を正しく機能させるには、いくつかのパラメータを使用デバイスに合わせて調整する必要がある。DESATトリガー閾値（VDESAT）・DESAT電流（IDESAT）・短絡ブランキング時間の三つが代表的な設計変数で、これらの設定がずれると「短絡を検出できない」あるいは「正常動作でも誤トリップする」という問題が生じる。
※上記は「設定の煩雑さ」の相対感を示すものではなく、3パラメータそれぞれの設計上の独立性を示した参考図示である。実際の数値はデバイスごとに異なるため、上記MetricChartは定性的な整理には適さない。以下のInsightGridで内容を整理する。
DESATトリガー閾値（VDESAT）
短絡と判断するVDSの上昇レベル。低すぎると正常スイッチング時に誤検出、高すぎると短絡を見逃す。デバイスの飽和特性を踏まえて設定する。
DESAT電流（IDESAT）
DESATノードへの注入電流。コンデンサ充電速度に影響し、検出応答時間を決める変数の一つ。
短絡ブランキング時間
スイッチングON直後のVDSスパイクを無視する時間窓。ブランキングが長すぎると短絡耐量の猶予時間を消費してしまう。SiCでは特に短い設定が求められる傾向がある。
ここで重要なのは、SiCデバイスは温度が高くなるとRDSonが増加し、結果として飽和電流が制限される——つまり、高温ほど短絡耐性が向上する傾向があるという点だ。この特性は、最悪動作条件を低温・常温側に設定して保護回路を評価することを意味する。高温でのみ評価していると、低温での短絡時に想定より深刻な事態になる可能性がある。
第5世代評価で確認すべき4つの軸
ロームの第5世代SiC MOSFETの採用評価を進めるとき、確認する項目は「スペックの良し悪し」ではなく「システム全体との整合性」に集約される。以下の4軸を評価の枠組みとして持っておくと、設計検討から調達判断まで一貫した議論ができる。
①短絡耐量と保護回路の時間マージン
データシートのSCWT値を、実使用条件（バス電圧・ゲート電圧・温度）で再確認。ゲートドライバのブランキング時間と検出遅延の合計とマージンを比較する。
②オン抵抗の条件依存性と熱設計
RonAの温度依存性を踏まえた損失計算と、冷却系の設計余裕度を合わせて確認。世代が進むほどオン抵抗は低下するが、損失モデルの更新も必要になる。
③ゲート駆動条件とスイッチング特性
推奨ゲート電圧範囲・ゲート抵抗値とスイッチング損失のトレードオフを確認。第4世代から第5世代で推奨値が変わる場合、既存の駆動回路の流用可否が設計判断の分岐点になる。
④供給・品質情報の確認可能性
AEC-Q101準拠の有無、データシートへの短絡耐量条件の明示度合い、評価ボードやSPICEモデルの入手性が、開発期間と評価コストに直結する。
これら4軸のうち、設計フェーズでは①②③が中心になり、量産移行を視野に入れた段階では④が浮上してくる。評価の早い段階でサプライヤーのアプリケーションサポートに問い合わせる情報の優先度を決めておくと、評価作業の重複を減らせる。
「データシートを読む」だけでは終わらない理由
SiC MOSFETの採用評価が難しいのは、デバイスの性能が保護回路・ゲートドライバ・熱設計という三つの周辺設計と不可分に絡み合っているためだ。Siデバイスで慣れた保護回路をそのまま流用すると、応答時間の余裕が足りなくなるリスクがある。SiCはダイが小さく電流密度が高い分、温度上昇のペースがSiより速く、保護時間の短縮が構造的に求められる。
ロームの第4世代が低RonAと高短絡耐量の両立を掲げ、三菱電機がp型保護層で耐量を引き上げたように、各社がアーキテクチャレベルで異なるアプローチを取っている現状では、「どのメーカーが良いか」より「自分のシステム条件でどの組み合わせが成立するか」という問い方のほうが評価を前進させる。
第5世代の評価は、第4世代の評価経験を持っているチームにとっては知見の積み上げになる。逆に言えば、SiCが初めてのシステムに第5世代を採用する場合は、世代の新しさより保護回路設計の習熟度が先に問われることになる。そこが、この技術領域での評価コストを見積もる際に見ておきたい点だ。