SiC対応ゲートドライバの選定ポイント

SiC対応ゲートドライバを選ぶとき、最初に確認すべきは「保護時間」だ

SiC MOSFETの普及が進むなかで、ゲートドライバの選定が設計の質を左右する局面が増えている。なぜゲートドライバが鍵になるのか。答えはシンプルで、SiCデバイスはダイが小さく電流密度が高いため、シリコン（Si）デバイスに比べて短絡時の温度上昇が格段に速い。同じ感覚で保護回路を設計すると、デバイスが壊れてから保護が動作するという最悪のシナリオを招く。

この特性を理解した上でゲートドライバを選ばないと、どれだけ優れたSiC MOSFETを選定しても、システム全体の信頼性が担保されない。逆に言えば、ゲートドライバの仕様を正しく読めるようになると、デバイスの限界と保護回路の要件が一本の線でつながって見えてくる。

SiCが「速く壊れる」理由——Si時代の常識が通じない部分

従来のSiパワーデバイスを前提に設計されたシステムをSiCに置き換えるとき、見落とされやすいのが短絡耐量（SCWT：Short Circuit Withstand Time）の考え方だ。SCWTとは、負荷短絡が発生した際にデバイスが破壊されるまでの時間のことで、保護回路が動作するための猶予時間そのものを意味する。

SiCデバイスがこの時間に対してシビアな理由は、電流密度の高さにある。ダイが小さいということは、同じ電流を流したときに単位面積当たりの発熱量が大きくなる。Siデバイスであれば10μs以上の余裕があったところが、SiCでは数μsオーダーまで縮まる。Microchip社の700V/1200V耐圧SiC MOSFETでは、特定条件下でのSCWT典型値が3μsとデータシートに記載されている。

3μsという数字を「長いか短いか」と問われれば、保護ICが検出→判断→ゲートオフを完了するまでの時間を考えると、決して余裕があるとは言えない。ゲートドライバ側でこの時間内に確実に保護動作を完了させるには、検出回路の応答速度とブランキング時間の設定が直接関わってくる。この問題意識を持ってゲートドライバの仕様書を読むと、チェックすべきパラメータが絞られてくる。

DESAT保護をどう読み解くか——パラメータの意味と設定の考え方

SiC MOSFETの短絡保護に広く使われているのが、DESAT（デサチュレーション）検出機能だ。これはオン状態のドレイン-ソース間電圧（VDS）を監視し、過電流によってVDSが上昇した際にゲートをオフさせる仕組みで、電流センサを別途用意せずに短絡を検出できる点が実装上のメリットになる。

DESAT保護の実装で判断材料になるパラメータは大きく3つある。トリガー閾値電圧（VDESAT）、検出電流（IDESAT）、そして短絡ブランキング時間だ。ブランキング時間とは、スイッチングターンオン直後の一時的なVDS上昇を誤検出しないために設ける「検出を待つ時間」のことで、この値が長すぎると実際の短絡を検出するまでに時間がかかり、短すぎるとノイズで誤トリップが起きる。

DESAT保護の主要パラメータと設定の考え方

VDESAT（トリガー閾値電圧）

過電流時にVDSがこの電圧を超えると保護動作を開始。SiCはSiより低電圧で設定が必要なケースがあり、デバイスの飽和特性を確認した上で決める。

IDESAT（DESAT電流）

DESAT検出回路がVDSを測定するために流す電流。この電流値とVDSの閾値の組み合わせが検出精度を決める。

短絡ブランキング時間

ターンオン直後の誤検出を防ぐための待ち時間。SiCのSCWTが短い場合、ブランキング時間とSCWTの差が保護に使える実質的な猶予となる。

ゲートオフ速度（ソフトターンオフ）

短絡検出後に急激にゲートをオフすると大きなサージが発生する。ゲートオフのスルーレートを制御するソフトターンオフ機能の有無も選定時の確認ポイントになる。

設計の現場では、「ブランキング時間をどう決めるか」が最初の難所になることが多い。ゲートドライバICによっては外付け抵抗やコンデンサでブランキング時間を調整できるものがあり、そのような柔軟性が後工程での最適化を助ける。一方で、ブランキング時間が固定値のICを採用すると、後から変更できないため、デバイスのSCWTとの整合を事前に十分検証しておく必要がある。

短絡耐量とオン抵抗のトレードオフ——メーカーごとの解法

SiC MOSFETの選定でよく議論されるのが、短絡耐量とオン抵抗（RonまたはRon×A）のトレードオフだ。短絡耐量を高めようとすると、デバイス内部の構造的にオン抵抗が増える方向に働く傾向があり、これは損失増加に直結する。各社がこのトレードオフをどう解決しているかが、製品の差別化軸になっている。

三菱電機はトレンチ型SiC-MOSFETにおいて、p型保護層の導入によって短絡耐量を大幅に向上させるアプローチを取っている。構造レベルでの対策によって、特性の両立を図る方向だ。ロームは第4世代SiC MOSFETで独自のデバイス構造により、低RonAと高短絡耐量の両立を実現しているとしている。

このトレードオフが存在する以上、ゲートドライバの選定もデバイス選定と切り離しては考えにくい。ゲートドライバの保護機能が優れていれば、SCWTが比較的短めのデバイスでも安全に運用できる余地が広がる。逆に、保護機能が限定的なゲートドライバを使う場合は、デバイス側のSCWTに余裕を持たせる必要があり、その分オン抵抗が増える可能性がある。設計と調達の両面で見ておきたい点は、ゲートドライバとデバイスを「セット」として仕様を確認するという視点だ。

SiC MOSFETの短絡耐量向上へのアプローチ比較

三菱電機：構造保護層の導入

トレンチ型SiC-MOSFETにp型保護層を設けることで、短絡時の過熱を構造的に抑制。高SCWTとトレンチ構造の低Ronを両立する方向で開発が進んでいる。

ローム：第4世代独自構造

低RonAと高短絡耐量を独自のデバイス設計で両立。第4世代として製品化されており、損失低減と信頼性の両立が訴求点となっている。

Microchip：データシート明記

700V/1200V品でtypical 3μsのSCWTをデータシートに明示。設計側が保護回路の時間要件を逆算しやすい。

ゲートドライバとの組み合わせ最適化

どのデバイスを選んでもゲートドライバの保護機能との整合が必要。SCWTの短いデバイスほどゲートドライバへの要求が高まる。

温度条件と印加電圧——SCWTが変わるパラメータを把握する

短絡耐量は固定の値ではなく、動作条件によって変化する。特に判断材料になるのは、ドレイン印加電圧、ゲート印加電圧、そしてジャンクション温度の3条件だ。一般的な傾向として、これらの条件が緩和されるとSCWTは大きくなる。つまり、同じデバイスでも動作条件によって「余裕がある状態」と「ギリギリの状態」が存在する。

高温側での挙動については、一見逆説的な現象が確認されている。SiC MOSFETは高温になるとRDSon（オン抵抗）が増加し、その結果として短絡時の飽和電流が抑制される。これが短絡耐性の向上方向に働くという見方がある。ただし、これはあくまで「その瞬間の飽和電流が低い」という話であり、長時間の熱蓄積には別途注意が必要だ。

これらの依存性を理解した上でゲートドライバの保護設定を詰めることが、実際の設計フローで重要になる。たとえば、最悪ケースのドレイン電圧と最低ジャンクション温度（冷間起動時など）での組み合わせでSCWTが最も短くなることがあり、その条件でDESATの検出が間に合うかを確認する、という手順が典型的だ。

Loading chart

このグラフが示すのは、ドレイン電圧・ゲート電圧が高く、接合温度が低い条件がSCWTにとって最も厳しくなるという傾向だ。実際の最悪条件設計では、この3条件の組み合わせを起点に保護回路の余裕度を検証する流れが判断の軸になる。

実際の選定チェックリスト——何を・どの順で確認するか

ここまでの議論を踏まえると、SiC対応ゲートドライバの選定で確認すべき事項は自ずと絞られてくる。ただし「リストを埋める」感覚ではなく、デバイスの仕様書とゲートドライバの仕様書を対照させながら整合を取る作業として捉えると、見落としが減る。

まず確認したいのは、使用するSiC MOSFETのSCWTが、どの条件下でどの値になるかという点だ。データシートに記載された条件（温度・電圧）が実際の動作条件と一致しているかを確認し、条件が異なる場合は追加評価か保守的な余裕を取る判断が必要になる。

次に、ゲートドライバ側のDESATブランキング時間とSCWTの差が、実質的な保護余裕になるという観点でパラメータを見る。ブランキング時間が調整可能かどうかは、後工程での柔軟性に直結するため、プロトタイプ段階で固定値ICを採用すると後から詰めにくい。

アイソレーション耐量（絶縁耐圧・コモンモード過渡耐量：CMTI）も外せない確認ポイントだ。SiCは高速スイッチングが前提であり、高いdV/dtが発生する。CMTIが低いゲートドライバを使うと、誤トリガーの原因になる可能性がある。