主战场转向后道封装——TSMC的CoWoS与Intel的Foveros/EMIB之争

主战场从前道转向后道

AI加速器的性能，已无法仅靠前道微缩来提升。随着缩小晶体管的成本与难度上升，如何把计算裸片与高带宽内存（HBM）封装得更近、更宽、更多，成为决定性能与成本的主战场。其核心，正是以TSMC的CoWoS为代表的2.5D/3D先进封装。

对采购方而言，这并非旁观之事。AI芯片供给不仅受前道制约，也受后道封装产能制约。TSMC与Intel在这一领域增加什么、何时、在哪里，是供给连续性与性能的先行指标。

TSMC——CoWoS是AI的基石

TSMC的CoWoS（Chip-on-Wafer-on-Substrate）把多个处理器核心与HBM堆叠并排集成在同一中介层上，是一种支撑AI加速器性能的2.5D封装技术。正是这一结构，使得CoWoS产能紧张直接转化为AI芯片供给紧张。

TSMC并未把CoWoS局限于AI，而是在拓宽其适用范围。在车规领域，TSMC正推进CoWoS-R向AEC-Q100 Grade 2认证迈进，目标在2025年第四季度取得认证。先进封装进入高可靠的车规领域，是后道需求向AI之外扩展的迹象。它还计划在2027年推出基于CoWoS的System-on-Wafer（SoW），把封装面积提升到晶圆级。此外，它还提出在2026年把COUPE（Compact Universal Photonic Engine）作为共封装光学（CPO）集成进CoWoS，把光互连引入封装内部——以光来应对电气布线的带宽与功耗瓶颈。

Intel——以Foveros/EMIB构建"自建封装"

在TSMC于后道领先之际，Intel以自建的先进封装能力应对。Intel在新墨西哥州投资35亿美元开设Fab 9，使先进封装量产基地投入运营。Fab 9与Fab 11x同址并设，实现端到端的先进封装制造。

技术支柱有二。Foveros是把计算裸片（tile）垂直堆叠的3D封装技术，通过组合多个芯粒来优化成本与功耗。EMIB是以低成本连接多裸片的嵌入式桥接技术。Intel还发布了提供从组装到测试一体化的ASAT（先进系统组装与测试）新能力，力图向代工客户提供直至封装的完整服务。Intel把Fab 9定位为将摩尔定律延续至2030年之后、并实现一万亿晶体管的关键，把封装置于性能扩展的中心。

如何解读两家的竞争

TSMC与Intel的路径，是"后道已成主战场"这一共识的一体两面。TSMC以压倒性的CoWoS产能与拓展（车规、光学）占领面，Intel则以自建的端到端制造（Fab 9＋Foveros/EMIB/ASAT）追求垂直整合的优势。

对业务的影响与确认要点

从采购与投资角度需把握：①所采用的加速器依赖TSMC CoWoS还是Intel封装，其后道产能是否得到保障；②如CoWoS-R向车规扩展那样，自身所采购的部件是否会受后道紧张影响；③CPO（光互连）与SoW（晶圆级）等下一阶段将如何在数年后抬高材料、散热与检测的要求。先进封装不仅是技术话题，更值得作为AI芯片供给连续性与性能的先行指标加以追踪。

参考事实卡