AI内存的主角HBM迈向下一代
AI加速器的性能，并非只由计算逻辑的速度决定。能向该逻辑供给多大带宽的数据——也就是高带宽内存（HBM）——已成为性能的制约因素。而这一HBM，正从HBM3E迈向HBM4，在2026年前后进入量产期。
HBM4正是先进封装的需求驱动本身。像CoWoS这样的2.5D封装，正是为了在计算裸片旁堆叠多层HBM而存在。因此HBM4的供给与标准动向，牵动整个后道的需求与设计约束。
SK hynix——全球首个完成HBM4开发
2025年9月12日，SK hynix宣布完成HBM4开发并做好量产准备。在性能上，较上一代带宽翻倍、能效提升逾40%、I/O端子翻倍至2048。运行速度超过10 Gbps，高于JEDEC标准所界定的8 Gbps。
支撑量产的是封装技术。HBM4采用Advanced MR-MUF与1bnm级DRAM工艺。Advanced MR-MUF是一种注重堆叠芯片翘曲（warpage）控制、并降低施加于芯片压力的HBM量产技术。在薄薄堆叠多层DRAM的HBM中，翘曲与应力的管理决定良率与可靠性。这是封装技术直接左右内存性能的领域。
JEDEC——标准奠定基础
除个别公司的技术外，行业标准奠定了HBM4的基础。JEDEC公开了HBM4标准JESD270-4，为互操作性提供了基础。标准的要点很明确：以2048位接口实现最高2 TB/s带宽，并将每堆栈的独立通道数从16翻倍至32。DRAM堆栈支持从4-high到16-high的配置，为容量与带宽的扩展留出余地。
标准允许较宽的配置范围，意味着内存厂商可在容量与堆叠层数上差异化，而系统侧仍能保持兼容。从采购角度可解读为：各厂商的HBM4都立足于同一标准基础——但良率、堆叠层数与供给量将拉开差距。
Micron——美国厂商的量产爬坡
HBM由SK hynix、Samsung与Micron三家厂商竞争，美国的Micron也在量产中展现存在感。Micron的HBM4运行速度超过11.0 Gbps，每堆栈提供逾2.8 TB/s带宽。它在2026年为下一代AI与HPC量产36GB 12-high，并向客户提供48GB 16-high样品以提升容量。能效较HBM3E 12-high提升20%。
供给不集中于单一国家，对采购方而言意义重大。HBM4由韩国厂商（SK hynix、Samsung）与美国厂商（Micron）并行推进，标准（JEDEC）铺就了兼容的基础。
供给与设计约束的解读
HBM4：供应链与标准要点01
SK hynix（韩）
2025年9月完成开发。带宽翻倍、能效提升40%、2048 I/O、逾10 Gbps。Advanced MR-MUF兼顾翘曲控制与量产性。
02
Micron（美）
逾11 Gbps、2.8 TB/s的36GB 12H于2026年量产，48GB 16H样品。较HBM3E能效提升20%。有助于供给的地理分散。
03
JEDEC（标准）
JESD270-4界定2048位、2 TB/s、32通道、4–16高。跨厂商兼容的基础。
04
封装决定性能
多层堆叠的HBM依赖翘曲/应力管理（如MR-MUF）决定良率。HBM4直接抬升CoWoS等2.5D封装的需求。
对业务的影响与确认要点
从采购与投资角度需把握：①所采用的AI加速器依赖哪家厂商的HBM4，其供给量与堆叠层数（12H/16H）是否得到保障；②HBM4的量产是否会与CoWoS等2.5D封装产能联动而趋紧；③在标准（JESD270-4）所允许的容量与堆叠层数余地内，各厂商如何在良率与能效上差异化。HBM4不仅是内存的世代更替，更值得作为同时牵动AI芯片性能与后道需求的结点加以追踪。
参考事实卡
