性能の主戦場は、前工程から後工程へ
AIアクセラレータの性能を、もはや前工程の微細化だけでは伸ばしきれなくなっている。トランジスタを小さくするコストと難度が上がる一方で、演算ダイと広帯域メモリ（HBM）をいかに近く・広く・多く「実装」するかが、性能とコストを左右する主戦場になった。その中心にあるのが、TSMCのCoWoSに代表される2.5D/3Dの先端パッケージングだ。
調達側にとってこれは他人事ではない。AIチップの供給は前工程だけでなく後工程キャパに律速される。TSMCとIntelがこの領域で何を、いつ、どこまで積み増すかは、供給継続性と性能の先行指標になる。
TSMC——CoWoSがAIの土台
TSMCのCoWoS（Chip-on-Wafer-on-Substrate）は、複数のプロセッサコアとHBMスタックを1枚のインターポーザ上に並べて集積する2.5D実装技術で、AIアクセラレータの性能を支える中核になっている。CoWoSキャパの逼迫がそのままAIチップ供給の逼迫に直結してきたのは、この構造ゆえだ。
TSMCはCoWoSを単なるAI用途にとどめず、適用範囲を広げている。車載向けにはCoWoS-RをAEC-Q100 Grade 2認定に向けて進め、2025年第4四半期の認定取得を目標とする。高信頼が要る車載領域に先端パッケージが踏み込むことは、AI以外へ後工程需要が拡大する兆候だ。さらにCoWoSを活用したSystem-on-Wafer（SoW）を2027年に予定し、パッケージ面積をウエハ規模へ引き上げる。加えてCOUPE（Compact Universal Photonic Engine）を共封止光学（CPO）として2026年にCoWoSへ統合し、パッケージ内に光接続を取り込む計画を示している。電気配線の帯域・電力の限界に、光で対処する動きだ。
Intel——Foveros/EMIBで「自前実装」を積む
TSMCが後工程で先行するなか、Intelは自前の先端実装能力で対抗する。Intelはニューメキシコに35億ドルを投じたFab 9を開設し、先端パッケージングの量産拠点を稼働させた。Fab 9はFab 11xと同一敷地内に併設され、エンドツーエンドの先端パッケージング製造を実現する。
技術の柱は二つ。Foverosは演算タイルを垂直に積層する3Dパッケージングで、複数のチップレットを組み合わせてコストと電力効率を最適化する。EMIBはマルチダイ間を低コストで接続する埋め込みブリッジ技術だ。さらにIntelは組立・テストまで一貫提供するASAT（先端システム組立・テスト）の新機能を発表し、ファウンドリ顧客にパッケージングまで含めた提供を狙う。IntelはFab 9を通じて2030年以降のムーアの法則の延長と1兆トランジスタの達成を掲げており、実装を性能スケーリングの主軸に据えている。
二社の競争の読み方
TSMCとIntelのアプローチは、同じ「後工程が主戦場」という認識の裏表だ。TSMCは圧倒的なCoWoSキャパと適用拡大（車載・光）で面を取り、Intelは自前の一貫製造（Fab 9＋Foveros/EMIB/ASAT）で垂直統合の強みを狙う。
TSMC：CoWoSで面を取る
2.5DでコアとHBMを1インターポーザに集積。CoWoS-R車載認定(Q4 2025)・SoW(2027)・COUPE/CPO(2026)へ拡大。適用領域と光接続で先行。
Intel：自前で垂直統合
Fab 9(35億ドル)でFoveros(3D積層)・EMIB(埋め込みブリッジ)・ASATを一貫提供。Fab 11x併設でエンドツーエンド製造。
共通の認識
AI性能の律速は前工程から後工程へ。両社とも実装をスケーリングの主軸に据え、光接続(CPO)など次段階へ投資。
調達への含み
AIチップ供給は後工程キャパに律速。どちらのキャパ・適用拡大が進むかは、供給継続性と性能の先行指標になる。
事業への影響と確認ポイント
調達・投資の観点で押さえるべきは、①採用するアクセラレータがTSMC CoWoSとIntel実装のどちらに依存し、その後工程キャパが確保されているか②CoWoS-RのようにAI以外（車載）へ適用が広がる領域で、自社の調達品目が後工程逼迫の影響を受けないか③CPO（光接続）やSoW（ウエハ規模）といった次段階が、数年後の部材・熱・検査の要件をどう引き上げるか——である。先端実装は単なる技術トピックではなく、AIチップの供給継続性と性能の先行指標として追う価値がある。