目次
01 なぜ熱設計がボトルネックになるか 02 熱抵抗チェーンとTIMの支配的影響 03 液冷設計の実際 04 パッケージ選択の比較 05 パワーサイクル試験と信頼性マージン 06 レイアウトとスイッチング速度のトレードオフ 07 参照ファクトカード なぜ熱設計がボトルネックになるか SiC パワーデバイスは材料特性として、シリコンの約3倍の熱伝導率と最大200°Cのジャンクション温度耐性を持つ。これはシリコンIGBT より圧倒的に有利な出発点だ。同等条件でのスイッチング損失はIGBT比で最大85%低く、発熱量そのものが小さい。それでも冷却設計を誤れば、SiCの性能優位は丸ごと失われる。
なぜか。STMicroelectronics は、SiC MOSFETの最大ジャンクション温度200°Cは半導体材料自体ではなくパッケージ側の制約によるもの（limited only by the package）と明示している。モジュールの熱経路が不適切なら、発熱量がIGBTより少なくても結局ジャンクション温度は上限に近づく。SiC採用の失敗は、スイッチング特性の評価は十分でも熱設計の詰めが甘かったケースに集中している。
> 出典：STMicroelectronics — SiC MOSFETの最大ジャンクション温度200°Cは「パッケージによってのみ制限される」と公表。STMicroelectronics — SiC MOSFETs
SiC熱設計で先に確認する3つの経路 01
ジャンクションからケース RTHJCとパッケージ構造を確認し、データシート値が実装条件で再現できるかを見る。材料特性だけでは実際の温度マージンは決まらない。
02
ケースからヒートシンク TIMの種類、塗布厚、気泡、経時劣化を量産工程の管理項目に入れる。ここが全熱抵抗の支配要因になりやすい。
03
ヒートシンクから冷媒 空冷・液冷方式、冷媒流量、入口温度、冷却板の熱抵抗をセットで設計する。過渡ピーク時の温度上昇まで見ることが重要だ。
熱抵抗チェーンとTIMの支配的影響 SiCモジュールの熱経路は「ジャンクション→ケース→ヒートシンク→冷媒」の直列抵抗で構成される。Wolfspeed の実測・解析によれば、この経路のうちTIM（熱界面材料）が全熱抵抗の最大60%を占める。ジャンクション-ケース間熱抵抗（RTHJC）が0.109 K/W程度に抑えられていても、TIMの選定や実装精度が悪ければそのアドバンテージが消える。
TIMの影響は設計段階だけでなく量産工程の品質管理まで含む問題だ。塗布厚のばらつき、気泡の混入、運用中の経時劣化——いずれも実質的な熱抵抗を増大させる。特に量産工程では塗布工程の管理が品質のボトルネックになりやすい。RTHJC測定にはJEDEC標準JESD51-14のTDI（Transient Dual Interface）法が業界標準として用いられており、パッケージメーカーの公表値との整合確認や受入検査の基準として活用できる。
もう一つの注意点はCTE（熱膨張係数）の整合だ。SiCダイとベースプレート材料のCTE差は熱機械ストレスの起点となり、パワーサイクルを繰り返すうちにTIMの剥離や劣化を引き起こす。材料選定の段階でCTE差を確認しておくことが長期信頼性の前提条件になる。
液冷設計の実際 スイッチング損失の大幅な低減により、ROHM はSiCモジュールが水冷・強制空冷を自然冷却に置き換える可能性を示している。産業用の比較的小電力のアプリケーションではファンレス化の実績もある。しかし大電力用途では依然として液冷が主流であり、流量設計を誤ると期待した温度マージンが得られない。
Wolfspeedが公開した30kW昇圧コンバータの設計例（CAB450M12XM3使用）では、ジャンクション温度を安全域に収めるために7.5リットル/分の冷媒流量が必要とされた。液冷設計では流量・冷媒入口温度・冷却板の熱抵抗の3要素をセットで検討する必要がある。流量が少なすぎれば熱抵抗が増加し、過渡的な電流ピーク時にジャンクション温度が瞬間的に上限を超えるリスクが生じる。
パッケージ選択の比較 熱設計の選択肢はパッケージアーキテクチャによって大きく異なる。現在実用段階にある主な形態は3つだ。
標準ベースプレート型はヒートシンクへの片面実装が前提で、既存の機械設計・実装インフラを流用しやすい。一方でベースプレートとDCBのCTEミスマッチが蓄積疲労の起点になりやすく、高パワーサイクル用途では寿命が制約要因になる場合がある。
上面冷却型の代表がROHMのTSC3PAKだ。モジュール上面から放熱する構造により、従来必要だったIMS（絶縁金属基板）を不要にし、標準FR4プリント基板への実装を可能にする。ROHMの実測では11kW三相インバータ条件で損失29.5Wを記録し、比較品（33.3W）に対して約11%低い。実装コストを含めたシステム設計での経済性評価が有効な選択肢だ。
両面放熱型は、日本の中小企業庁（経済産業省傘下）が運営するSAPOINプログラムで採択された開発事例があり、空冷方式で素子接合温度250°Cに対応する薄型モジュールを実現している。ただし薄型・複雑形状への樹脂封止工程においてシミュレーションによる設計最適化が必須であり、量産移行のハードルは他形態より高い。
パワーサイクル試験と信頼性マージン 長期信頼性の評価指標としてパワーサイクル（PC）試験は欠かせない。Wolfspeedが示す典型的な試験条件はΔTj 75〜125°C・Tj,max 125〜175°Cで、故障判定基準はVDSの変化+5%またはRTHの変化+20%のいずれかが先に達した時点だ。
試験形態はPCsec（通電時間15秒超）とPCmin（同15秒未満）に分かれ、それぞれ異なる劣化メカニズムを評価する。PCsecではベースプレートやDCB基板まで熱が浸透するため接合部全体の疲労が劣化の主体となり、PCminはチップ近傍の接合部が主体となる。実際のアプリケーションの動作プロファイル——EV走行サイクル、インバータ起動停止頻度など——に合わせた試験条件の選択が、現場での故障モードの再現性に直結する。
WolfspeedのYM4モジュールは同一フットプリントの競合品比で3倍のパワーサイクル性能を示しており、長寿命・高信頼性要求の用途では製品間の定量比較が調達判断の根拠になる。
レイアウトとスイッチング速度のトレードオフ Infineon の技術資料は、不適切な基板レイアウトがSiC MOSFETに電圧オーバーシュートを引き起こし、デバイス信頼性を損なうと指摘している。SiCはスイッチング速度が速いほど寄生インダクタンスの影響が顕在化し、過電圧ストレスがゲート酸化膜の劣化を加速する。
これを抑える手段としてゲート抵抗を大きくしてスイッチング速度を意図的に落とす方法があるが、スイッチング損失が増えて冷却要件が増大するというトレードオフがある。熱設計とレイアウト設計はこのように相互依存しており、どちらかを後回しにすると最終的に両方のやり直しになる。SiCモジュールの熱設計はシステム設計の初期段階からレイアウト設計・ゲート抵抗最適化と並行して進めることが現実解だ。
参照ファクトカード
SiCパワーデバイスは最大200°Cのジャンクション温度で動作可能
STマイクロエレクトロニクスのSiCベースパワーデバイスは、接合部温度200°Cまでの動作が可能であり、この上限はデバイス自体ではなくパッケージ仕様によって決まる。従来のシリコン(Si)デバイスの典型的な接合部温度上限（通常150〜175°C）と比較して、SiCは大幅に高温環境での動作に適している。高温耐性により、冷却システムの簡略化や設計の自由度向上が実現できる。
SiCデバイスの温度限界はパッケージ側にあり、半導体材料自体の限界ではない
STマイクロエレクトロニクスによると、SiCパワーデバイスの200°C動作温度上限は、SiC半導体材料の物性限界ではなく、封止パッケージの耐熱仕様によって制約されている。これはSiC材料そのものがさらなる高温耐性ポテンシャルを持つことを示唆している。パッケージ技術の進化により、将来的にはさらに高い動作温度が実現できる可能性がある。
ROHM SiCモジュールはIGBT比で総スイッチング損失を85%低減できる。
資料は1,200 V・100 Aクラス・2 in 1構成のIGBTモジュール3社品とSiCパワーモジュールを比較している。適切なゲート抵抗を選ぶと、SiCパワーモジュールの総スイッチング損失Eon+Eoff+Errは、最小損失のIGBTモジュール比で85%低減できる。評価条件にはVds=600 V、Id=100 A、Vg(on)=18 V、Vg(off)=0 V、Ta=125°C、誘導負荷が示されている。
WolfspeedのTDIM説明では、例示されたRTHJCは0.109K/Wである。
Transient Dual Interface MethodはJEDEC JESD 51-14に基づき、TIMありのwet条件とTIMなしのdry条件の2つのステップ応答から構造関数の分岐点を求める。Wolfspeedの例では、構造関数が明確に分離する点として0.109K/Wが示され、これをRTHJCとしている。加熱電流はモジュール定格電流の1/2から3/4が推奨される。
SiCダイとベースプレート材料のCTE差は熱機械ストレスの要因になる。
SiCダイのCTEは4.0×10^-6/Kで、セラミック基板の窒化アルミニウムは4.5×10^-6/K、酸化アルミニウムは8.2×10^-6/Kとされる。一方、一般的なベースプレート材料は銅が16.5×10^-6/K、Al-SiC複合材が8.4×10^-6/Kで、材料ミスマッチがはんだ疲労や剥離の原因になり得る。Wolfspeed WolfPACKはベースプレートをなくし、DBC基板の直接冷却を可能にする設計と説明されている。
SiC MOSFETの熱抵抗RthJC測定にはJEDEC規格JESD51-14 TDI法が標準採用されている
SiC MOSFETのジャンクション-ケース間熱抵抗（RthJC）の測定には、JEDEC Standard JESD51-14で規定されるTDI法（Transient Dual Interface Test Method）が用いられる。この手法ではチップを加熱してジャンクション温度が定常状態に達した後、過渡冷却曲線を記録することで熱抵抗を算出する。二つの界面条件（良好な熱接触と不良な熱接触）での測定結果を比較することで、パッケージ内部の熱抵抗を分離して評価できる。
TDI法では定常状態到達後の過渡冷却曲線記録がRthJC算出の核心工程となる
JEDEC JESD51-14 TDI法の手順では、まずチップを通電加熱してジャンクション温度を定常状態まで上昇させる。その後、加熱を停止して過渡冷却曲線（温度の時間応答）を高精度に記録する。この冷却過渡応答を解析することでジャンクションからケースまでの熱構造関数（structure function）を導出し、RthJCを定量化する。
SiC MOSFETの熱抵抗評価にはSi-IGBTと同一のJEDEC測定規格が適用されている
JESD51-14はもともとSiパワーデバイス向けに策定された規格だが、SiC MOSFETのような次世代ワイドバンドギャップ（WBG）デバイスの熱抵抗測定にも同規格が適用されている。SiCデバイスはSiに比べて高温動作（接合温度175℃以上）や高熱流束特性を持つため、測定時の定常状態到達条件や冷却曲線の解析精度が特に重要となる。ROHMはSiC MOSFET向けに同法の適用方法を技術資料として公開している。
30kWのCAB450M12XM3ブーストコンバータ例では、7.5lpmの冷却流量が必要とされた。
アプリケーション例はCAB450M12XM3ベースの30kWブーストコンバータで、過負荷は50kWを0.1秒、スイッチング周波数は20kHz、デューティ比は0.5、冷却液温度は25°C、許容温度上昇は85°Cである。Wolfspeed SpeedFit 2.0の計算では30kW時の総損失は295.55W。条件を満たすには冷却板熱抵抗0.008°C/Wが必要で、これは7.5lpmの流量に相当し、過負荷を含む最大接合温度は107.69°Cとされた。
代表的なPC試験条件はΔTj 75〜125°C、Tj,max 125〜175°Cである。
Wolfspeedは典型的なパワーサイクリング試験プロファイルとして、接合温度スイングΔTjを75〜125°C、最大接合温度Tj,maxを125〜175°Cとしている。パルス幅はPCsecでt_on 5秒未満、PCminでt_on 15秒超が示されている。
11kW三相インバータシミュレーションでTSC3PAKの損失は29.5W、デバイスAは33.3Wだった。
ケーススタディは11kWの2レベル三相インバータを対象に、DCリンク電圧920V、スイッチング周波数20kHzで実施された。シミュレーションにはPLECSを使用し、RthJHとダブルパルス試験で取得したスイッチング損失を入力した。結果として、TSC3PAKのトータル電力損失は約29.5W、デバイスAは33.3Wだった。
不適切な基板レイアウトはSiC MOSFETに電圧オーバーシュートを引き起こし、デバイス信頼性を損なう。
Infineonの評価資料は、レイアウト設計の不備がSiC MOSFETの電圧オーバーシュートを招くリスクを明示している。オーバーシュートはデバイスの絶対最大定格を超えるおそれがあり、故障モードに直結する。このリスクはSiCの高速スイッチング特性（dv/dtが急峻）に起因するため、PCBパターンや寄生インダクタンスの最小化が設計上の必須要件となる。
レイアウト不良を補うためにスイッチング速度を意図的に低下させると、損失と冷却要件が増大する。
Infineonの資料は、電圧オーバーシュートへの対処としてゲート抵抗増大などによるスイッチング速度の意図的な低下が行われる場合があると指摘する。この措置はスイッチング損失の増加を招き、放熱設計（ヒートシンク・冷却システム）の要件を引き上げる。結果としてSiC本来の高効率・高周波動作という優位性が部分的に失われる。
