什么是先进封装：CoWoS、HBM与Chiplet为何决定AI芯片性能

AI芯片的性能，已不再只由「几纳米」决定

围绕AI加速器的讨论容易集中在制程节点的微缩上。但真正决定GPU带宽与功耗的，是运算裸片与存储器如何排布、如何互连、最终落在什么之上——也就是后段的封装技术。

TSMC的CoWoS（Chip-on-Wafer-on-Substrate）是一种2.5D封装技术，把多颗处理器核心与高带宽存储器（HBM）堆栈并排集成在同一块中介层上，已成为支撑AI加速器性能的核心（TSMC）。即便运算裸片相同，拿不到CoWoS产能，产品也无法出货。这正是2024年以来AI芯片的供给受限常被描述为「封装产能不足」而非「晶圆短缺」的原因。

先进封装（Advanced Packaging） 指的正是这一领域的总称：2.5D/3D集成、Chiplet、高带宽存储器与高密度基板。本文作为该主题的入口，以一手资料俯瞰技术、瓶颈与供应链三个层面。

后段为何成为主角

这三点都无法靠「用更先进的制程制造」来解决。它们已经移到运算裸片之外、在封装内部求解——这就是2020年代后半的格局。

技术全貌——「排布」「堆叠」「键合」

先进封装的技术大致可归纳为三个走向。

排布（2.5D）。以CoWoS为代表，把运算裸片与HBM平面布置在中介层上，以短距离实现高带宽互连。这是当前AI加速器的标准构型，TSMC还计划在其之上集成System-on-Wafer（SoW）与共封装光学（CPO）。

堆叠（3D与HBM）。存储侧的演进最快。SK hynix的HBM4相比上一代实现了带宽翻倍、能效改善40%以上，并已宣布量产准备就绪（SK hynix）。标准侧，JEDEC的JESD270-4规定了2,048位宽接口、单堆栈最高2TB/s的带宽（JEDEC），带宽的增长与封装技术是成套设计的。

键合（混合键合）。不经焊球、以铜-铜直接键合的方式缩短互连长度并提升连接密度。Applied Materials将其定位为「AI芯片的基础」，甚至入股设备厂商Besi（Applied Materials）。设计越以Chiplet为前提，键合精度就越直接反映为性能。

瓶颈正在移向「基板」

基板看似不起眼，却是当下供需最紧张的一层。IBIDEN在2026年2月的董事会上决议了FY2026〜FY2028三年、合计约5,000亿日元的IC封装基板投资计划（IBIDEN）。AT&S则以Kulim工厂新建AI基板产线为核心，将2026/27财年的资本支出指引从4亿欧元上调至10〜12亿欧元（AT&S）。

再往前则是材料本身的转换。Intel认为采用有机材料的封装将在本十年末触及微缩极限，并把玻璃基板定位为2030年以后延续摩尔定律不可或缺的手段（Intel）。SKC宣称玻璃基板相比传统基板可将数据处理速度提升40%，并在美国乔治亚州建成全球首座量产工厂（SKC）。更贴近实态的读法是两段式：2026年前后是有机基板的扩产竞赛，2030年前后转向玻璃。

供应链与政策——产能「在建成之前就已被订满」

先进封装在采购风险的讨论中也走到了中心。美国商务部通过CHIPS法案的国家先进封装制造计划（NAPMP）敲定了总额14亿美元的资助，其中3亿美元用于先进基板与材料研究、11亿美元用于试产设施的运营（NIST）。欧盟芯片法案同样明确提出强化设计、制造与封装能力，欧盟委员会已于2026年6月提出Chips Act 2.0。

供需紧张直接体现在OSAT的投资决策上。2026年9月，Amkor发布其亚利桑那州坦佩园区的第二期计划，将计划投资额扩大至约120亿美元（Amkor）。值得注意的是，第一期的洁净室产能在投产之前就已被客户承诺超额预订。对于希望确保本土供应的芯片客户而言，产能在建成之前就已被订满。

按角色应确认的下一步

• 设计与技术规划：是否要切入以Chiplet为前提的设计。2.5D是否够用、还是需要走到混合键合的3D互连，会改变设备与合作伙伴的选择。
• 采购：是否只盯着晶圆配额。CoWoS产能、HBM供应与ABF基板三者会各自吃紧，必须分别锁定交期与多源供应。
• 材料与设备厂商：投资如何在当下的有机基板需求与2030年前后的玻璃基板放量之间分配。两者只是时间轴不同，并非二选一。

共同的问题是：性能的瓶颈究竟在哪一层。只盯着前段微缩，已经无法解释AI芯片的供给与性能。

本主题的各个具体议题另有专文。2.5D封装的内容见CoWoS与Intel ASAT的比较；存储侧动向见HBM4的供应链；键合技术见混合键合的设备竞争；基板供需见ABF基板的扩产计划与玻璃基板的量产；政策与地缘政治见CHIPS法案与欧盟芯片法案。

参考事实卡