AI半導体の性能は、もう「何ナノか」だけでは決まらない
AIアクセラレータの話題はプロセスノードの微細化に集まりやすい。だが実際にGPUの帯域と消費電力を決めているのは、演算ダイとメモリをどう並べ、どうつなぎ、何の上に載せるか——つまり後工程の実装技術である。
TSMCのCoWoS（Chip-on-Wafer-on-Substrate）は、複数のプロセッサコアと広帯域メモリ（HBM）スタックを1枚のインターポーザ上に並べて集積する2.5D実装技術で、AIアクセラレータの性能を支える中核になっている（TSMC）。演算ダイが同じでも、CoWoSの枠が取れなければ製品は出荷できない。2024年以降、AI半導体の供給制約がしばしば「ウェーハ不足」ではなく「パッケージ能力不足」として語られるのはこのためだ。
先端パッケージング（Advanced Packaging） とは、こうした2.5D/3D実装・チップレット・広帯域メモリ・高密度基板をまとめて指す領域を言う。本稿はこのテーマの入口として、技術・ボトルネック・供給網の3層を一次ソースで俯瞰する。
なぜ後工程が主役になったのか
微細化の減速
前工程のスケーリングだけでは性能が伸びなくなった。大きな1チップを作る代わりに、小さなダイ（チップレット）を高密度に接続して性能を積み上げる。
メモリ帯域の壁
演算能力が上がるほどメモリ帯域が律速になる。HBMを演算ダイの隣に積み、インターポーザで超広幅に接続することでしか埋まらない差になっている。
基板と装置の供給
実装密度を上げるほど基板・装置への要求が跳ね上がる。ABF基板やハイブリッドボンディング装置の増産が、そのまま出荷量の上限を決める。
この3つはいずれも「もっと微細なプロセスで作る」では解けない。演算ダイの外側——パッケージの中で解く課題に変わった、というのが2020年代後半の構図である。
技術の全体像——「並べる」「積む」「つなぐ」
先端パッケージングの技術は、大きく3つの動きに整理できる。
並べる（2.5D）。CoWoSに代表される方式で、演算ダイとHBMをインターポーザ上に平面配置し、短い配線で広帯域に結ぶ。現在のAIアクセラレータの標準構成であり、TSMCはこの上にSystem-on-Wafer（SoW）や共封止光学（CPO）の統合を予定している。
積む（3D・HBM）。メモリ側の進化が速い。SK hynixのHBM4は前世代比で帯域幅2倍・電力効率40%以上の改善を達成し、量産準備完了が公表されている（SK hynix）。標準側でもJEDECがJESD270-4として2048ビット幅・スタック当たり最大2TB/sを規定しており（JEDEC）、帯域の伸びは実装技術とセットで設計されている。
つなぐ（ハイブリッドボンディング）。はんだバンプを介さず銅-銅を直接接合する方式で、インターコネクト長を短縮し接続密度を上げる。Applied Materialsはこれを「AIチップの基盤」と位置づけ、装置メーカーBesiへの出資まで踏み込んでいる（Applied Materials）。チップレット構成が前提になるほど、接合の精度がそのまま性能に効く。
ボトルネックは「基板」へ移りつつある
ABF基板の増産競争
IBIDENはFY2026〜28の3年で約5,000億円の設備投資を決議。AT&Sも2026/27期のCapExを€4億から€10〜12億へ引き上げた。AI基板は能力そのものが希少資源。
ガラス基板への移行
有機基板は2030年頃にスケーリングの限界に達すると見られる。Intelは10年の研究を経てガラス基板を発表、SKCはジョージア州で世界初の量産施設を完成させた。
基板は地味に見えて、いま最も需給が張り付いている層だ。IBIDENは2026年2月の取締役会でFY2026〜FY2028の3カ年・総額約5,000億円のICパッケージ基板投資を決議している（IBIDEN）。AT&SもKulim工場のAI基板ライン新設を軸に、2026/27期の設備投資見通しを€4億から€10〜12億へ引き上げた（AT&S）。
その先には材料そのものの転換が控える。Intelは、有機材料を用いた実装が今十年代末にスケーリングの限界へ達するとし、ガラス基板を2030年以降もムーアの法則を続けるための不可欠な手段と位置づけている（Intel）。SKCはガラス基板で従来比データ処理速度40%向上を掲げ、米ジョージア州に世界初の量産施設を完成させた（SKC）。2026年時点では有機基板の増産競争、2030年前後にガラスへの移行という二段構えで見るのが実態に近い。
供給網と政策——能力は「作る前から埋まっている」
先端パッケージングは、調達リスクの議論でも中心に来た。米商務省はCHIPS法の国家先端パッケージング製造プログラム（NAPMP）で総額14億ドルの助成を確定し、先端基板・材料研究に3億ドル、パイロット施設の運営に11億ドルを配分している（NIST）。EUも欧州チップス法で設計・製造・パッケージング能力の強化を明示し、2026年6月にはChips Act 2.0を提案した。
需給の逼迫はOSATの投資判断にそのまま現れている。Amkorは2026年9月、アリゾナ州テンペのキャンパスについてフェーズ2を発表し、計画投資額を約120億ドルへ拡大した（Amkor）。注目すべきはフェーズ1のクリーンルーム容量が、稼働前にすでに顧客コミットメントで上限を超過していることだ。国内調達先を確保したい半導体顧客にとって、能力は作る前から埋まっている。
立場別の「次に確認すべきこと」
- 設計・技術企画：チップレット前提の設計に踏み込むか。2.5Dで足りるのか、ハイブリッドボンディングによる3D接合まで必要かで、装置・パートナーの選択が変わる。
- 調達：ウェーハ枠だけを見ていないか。CoWoS枠・HBM供給・ABF基板の3点は別々に逼迫するため、別々にリードタイムと複数ソースを押さえる必要がある。
- 材料・装置メーカー：有機基板の増産需要（今）とガラス基板の立ち上がり（2030年前後）のどちらに投資配分するか。両者は時間軸が違うだけで、二択ではない。
共通する問いは「性能のボトルネックがどの層にあるか」である。前工程の微細化を追うだけでは、AI半導体の供給も性能も説明できなくなっている。
このテーマの個別論点は記事が分かれている。2.5D実装の中身はCoWoSとIntel ASATの比較、メモリ側の動向はHBM4のサプライチェーン、接合技術はハイブリッドボンディングの装置競争、基板の需給はABF基板の増産計画とガラス基板の量産、政策・地政学はCHIPS法とEUチップス法を参照してください。